PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-225006

(43)Date of publication of application: 03.10.1987

(51)Int.CL

H03B 5/36

(21)Application number: 61-069015

(71)Applicant: MATSUSHITA ELECTRIC IND

CO LTD

(22)Date of filing:

27.03.1986


(72)Inventor: HOSOKAWA YOSHIHIRO


(54) OSCILLATION CIRCUIT

(57)Abstract:

PURPOSE: To reduce the oscillation start time and to reduce the power consumption by detecting the oscillation start of the titled oscillation circuit to generate a delay signal and using the delay signal to control a resistance control circuit inserted between the oscillation circuit and ground potential and between the oscillation circuit and a voltage supply source thereby changing the resistance value of the resistance control circuit.

CONSTITUTION: A voltage V4 of a power supply 4 is fed to the oscillation circuit I via a variable resistance control circuit 2 and when the voltage V4 is a prescribed value or over, an oscillation output waveform V6 is outputted to an output terminal 6. The output waveform V6 is detected and after the delay time elapses till the oscillation is made stable, a start signal V8 is generated from a delay signal generating circuit 10. The resistance of variable resistance control circuits 2,2' is increased by using a





start signal V8 to reduce the oscillation amplitude. Then the resistance of the oscillation circuit is changed to reduce the oscillation time and to reduce power consumption.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]



@ 公 開 特 許 公 報 (A)

昭62-225006

®Int;Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)10月3日

H 03 B 5/36

6749-5J

審査請求 未請求 発明の数 1 (全3頁)

公発明の名称 発振回路

②特 夏 昭61-69015

愛出 願 昭61(1986) 3月27日

②発明者 細川

義 浩

門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人 松下電器産業株式会社

松下電器產業株式会社 門真市大字門真1006番地

分代 理 人 弁理士 中尾 敏男 外1名

E ES E

1 、発明の名称

発振回路

2、特許請求の範囲

発掘回路の発掘開始を検出して選延信号を発生させる選延信号発生回路と、その選延信号により、前記発振回路と接地電位との間かよび同発振回路と電源電圧供給源との間に挿入されたそれぞれの抵抗制向回路の抵抗値を変化させる手段をそなえた発掘回路。

3、発明の詳細な説明

産衆上の利用分野

本発明は発扱開始の時間が早く、かつ消費電力の小さな発掘回路に関する。

従来の技術

従来発掘回路の電源投入後の発掘開始時間を無かくするには、発掘回路の能力を大きくし、接続される水晶振動子やセラミック発掘素子に供給するエネルギを大きくすることが必要であったが、 このことは、消費電力を大きくすることにつなが り、低消費電力と相反する。

近年情報処理速度がますます高速化されるに伴い、また集積回路の大規模化にともない、高速・低消受電力の発振回路の要求が多い。特に、電池駆動の場合、低消費電力化は不可欠であり、回路を使用しない、いわゆるスタンパイモード時には、低消費電力が必須であり、かつ回路の使用状態では、できる丈すみやかに発掘を開始して、動作状態に移行することが必要である。従来この両者を両立させることが困難であった。

発明が解決しようとする問題点

このように従来の回路では、相反する要求を満足させることが困難であった。本発明は、かかる点に鑑みてなされたもので、発振の立上り時間の短縮と低消費電力化を同時に達成する回路の提供を目的としている。

即ち、本発明は上記問題点を解決するため発援 開始時には発掘回路に大きな電流を供給すること で発掘開始時間を短かくし、発掘が安定した後に は発掘回路に供給する電流を制限し低消費電力化 を達成する回路を扱うる。 問題点を解決する。の手段

本発明は発掘回路の発掘開始を検出して遅延信号を発生する遅延信号発生回路と、その信号により前配発掘回路と接地電位間および前記発掘回路と電源電圧供給源との間に挿入された各可変抵抗回路の抵抗値を変化させる手変とで構成される。 作用

本発明は上記構成により発振開始時には可変抵抗回路の抵抗値を小さくし、発振回路に供給する電流を大きくして発振開始時間を短縮し、また発振が安定した後にはその抵抗値を大きくすることで、その電流値を発振維持電流値の最小値正傍まで絞り込み、消費電流が最小限に制御される。

実施例

第1図は本発明の発掘回路の一例を示すプロック図である。第1図において、1は発振回路、2、2は可変抵抗制卸回路、4は電源、5は接地電位点、6は発張回路出力端子で例えばクロック波形として利用される。そして、この出力端子6の発

回路のインパータ部分を形成する。13,14は容量であり、15 は水晶又はセラミック発提子、16 はインパータである。21,22は電源と発援回路の相補対トランジスタ11,12間に接続された並列接続トランジスタ、31,32は接地電位と発掘用インパータ間に接続された並列接続のトランジスタであり、それぞれ第1図中の可変抵抗制即回路の2,21に対応する。

第2図は信号波形の一例であり第1図示の回路で電源4の電圧 Y 4が、ある値以上になると発張が開始され、発振出力波形 Y 6が得られる。 この発掘を検出し、安定する迄の遅延時間経過が発掘を検出し、安定の分間信号 Y 8の信号が1000 で変数信号 Y 8の信号により、可変延続間を対する。 起動信号 Y 8の信号により、可変短点に関する。 さがあれば十分である。

更に具体的回路例を第3図に示す。 第3図ではLMOS回路の場合を示す。

11,21,22はPチャネルトランジスタ、 12,31,32はNチャネルトランジスタであ り、相補対のトランジスタ11,12により発振

電流に設計することにより安定発退後の消費電流を吸小値に抑えることが可能となる。本実施例の うち、相相対のトランジスタ 1 1 、1 2 の 個性変更 を らびに他の各トランジスタを N 一 M O S 、 P - M O S かよび パイポーラで 量き 換えて 構成される 回路の場合に も 同様に 適用できる。

発明の効果

以上述べてきたように、本発明によれば発掘開始時間を短縮化し、かつ使用時の消費電力を最小限にすることができ、高速、低消費電力の回路には極めて有効である。

4、図面の簡単な説明


第1図は本発明の一実施例発掘回路を示すプロック図、第2図はその各プロックの電圧波形図、第3図はCNOSを用いた一実施例回路図である。

 15……発掘素子(はセラミックなど)、

16 1 2 1 - 3.

73 1 **23**

代理人の氏名 弁理士 中 尾 魚 男 ほか1名



第 3 図

